7급 국가직 전자회로 2011년 기출문제

시행 2011-07-23 · 책형 우 · 20문항 · 출처: 인사혁신처 공개 기출(공공데이터포털, 이용허락 제한 없음)

전체 풀기 (시험 모드)원본 PDF 받기 2011 7급 국가직 전과목

그림과 같은 공통 베이스(CB) 증폭기에 대한 설명으로 옳지 않은 것은?

전자회로

①출력 저항 $R_{o} = R_{C} ∥ R_{L}$
②전압 이득 $A_{v_{s}} = \frac{v _{o}}{v _{s}} = g_{m} R_{C}$
③입력 저항 $R_{i} = r_{e}$
④전류 이득 $A_{i} = \frac{- α i _{e}}{i _{i}} = α$

정답 보기

정답 ② · 해설 보기

CCVS(current controlled voltage source)기본 증폭기에 적합한 궤환(feedback) 형태는?

전자회로

①직렬－병렬(series-shunt) 궤환회로
②병렬－병렬(shunt-shunt) 궤환회로
③직렬－직렬(series-series) 궤환회로
④병렬－직렬(shunt-series) 궤환회로

정답 보기

정답 ② · 해설 보기

그림과 같은 이상적인 연산증폭기 회로의 출력(V_out) 전압[V]은?

전자회로

①1.5
②－1.5
③1
④－1

정답 보기

정답 ② · 해설 보기

아래의 RLC 병렬 공진 회로에 대한 설명으로 옳지 않은 것은?

전자회로

①공진 주파수는 $f_{0} = \frac{1}{2 π LC}$ 이다.
②대역폭은 $BW = \frac{ω _{0}}{Q}$ 이다.
③선택도는 $Q = \frac{2 π f _{0} L}{R}$ 이다.
④공진 주파수에서 전체 임피던스의 크기는 최대이다.

정답 보기

정답 ③ · 해설 보기

아래 고주파 회로의 상위 3-dB 주파수

f_{H}

를 구하는 식은 다음과 같다.

C_{i}

R_{i}

값은?

$f_{H} = \frac{1}{2 π C _{i} R _{i}}$

_{i}

_{i}

전자회로

①C_gs ＋ C_gd(1 ＋ g_mR_L) R_S⫽R_G
②C_gs ＋ C_gd(1 ＋ g_mR_L) R_S ＋ R_G
③C_gs ＋ C_gd(1 ＋ g_m(r_o⫽R_D⫽R_L)) R_S⫽R_G
④C_gs ＋ C_gd(1 ＋ g_m(r_o⫽R_D⫽R_L)) R_S ＋ R_G

정답 보기

정답 ③ · 해설 보기

다음 BJT 트랜지스터 회로에 대한 바이어스 값[I_CQ ,V_CEQ]에 가장 가까운 것은? (단,

β

＝ 200, V_BE ＝ 0.7 V이다)

I_CQ[mA] V_CEQ[V]

전자회로

①8.1 8.8
②3.2 10.2
③5.7 11.2
④6.7 12

정답 보기

정답 ① · 해설 보기

다음 MOSFET 회로에서 입력 전압(V_in)이 low(A)와 high(B) 상태일 때, 각각의 출력 전압(V_out)[V] 값에 가장 가까운 것은?

(단, MOSFET의 I_D(active) ＝ 1mA일 때, V_DS(active) ＝ 5V이고, Q₂의 R_DS(on) ＝ 200Ω이다)

A B

전자회로

①5 0.24
②5 0.38
③10 0.24
④10 0.38

정답 보기

정답 ④ · 해설 보기

다음 궤환증폭기 교류회로에 대한 설명으로 옳지 않은 것은?

전자회로

①궤환으로 인하여 입력 저항이 증가한다.
②입력단으로 궤환되는 신호는 전류이다.
③출력단에서 샘플링되는 신호는 전압이다.
④궤환으로 주파수 대역폭이 넓어진다.

정답 보기

정답 ② · 해설 보기

이상적인 연산증폭기로 구성된 회로에 대한 설명으로 옳지 않은 것은? (단, V_Z ＝ 4.7 V, V_T ＝ 0.7 V, V_CC ＝ 10 V, V_EE ＝－10 V이다)

전자회로

① $V_{R_{1}} = \pm 5.4 V$
② $V_{-} = V_{+}$
③ $V_{out} = \pm 7.94 V$
④ $V_{+} = \pm 4.7 V$

정답 보기

정답 ④ · 해설 보기

10.

다음 회로에서 저주파 대역과 고주파 대역에서 전압 이득이 감소하는 이유로 옳지 않은 것은?

전자회로

①고주파 대역에서 C₃에 의한 바이패스 효과가 크기 때문에 이득이 감소한다.
②트랜지스터의 접합 용량은 고주파 대역에서 이득 감소의 원인이 된다.
③C₁, C₂는 저주파 대역에서 임피던스에 의한 전압 강하로 전압 이득을 감소시킨다.
④C₃로 인하여 저주파 대역에서 부궤환 효과로 인하여 이득을 감소시킨다.

정답 보기

정답 ① · 해설 보기

11.

다음 회로에서 부하저항

R_{L}

로 흐르는 전류

I_{L}

은?

(단,

R \neq = R_{L}

이고, 연산증폭기는 이상적이라고 가정한다)

전자회로

① $\frac{V _{i}}{4R}$
② $\frac{V _{i}}{R}$
③ $\frac{V _{i}}{R _{L}}$
④ $\frac{V _{i}}{4 R _{L}}$

정답 보기

정답 ② · 해설 보기

12.

다음 정전압 회로에서 외부 영향으로 V_L의 전압이 강제로 감소될 때, 순간 발생하는 회로 동작에 대한 설명으로 옳지 않은 것은?

전자회로

①Q₁의 컬렉터 전류(I_C1)는 증가한다.
②Q₁의 베이스－에미터 전압(V_BE1)은 증가한다.
③Q₂의 베이스－에미터 전압(V_BE2)은 감소한다.
④Q₂의 컬렉터－에미터 전압(V_CE2)은 감소한다.

정답 보기

정답 ④ · 해설 보기

13.

다음 정전압 회로의 출력 전압

V_{O}

[V]는?

(단, V_BE1 ＝ V_BE2 ＝ 0.7 V, Vz ＝ 5 V이다)

전자회로

①4.3
②5.0
③5.7
④6.4

정답 보기

정답 ④ · 해설 보기

14.

BJT(

β

＝ 100)를 사용하여 구성한 아래 회로의 출력 Y₁Y₀를 2진수로 표현하면?

(단, 출력 전압 0 [V]에서 0.3 [V] 사이를 이진수의 0으로 하고, 1[V] 이상을 이진수의 1이라고 가정하고 V_BE(on) ＝ 0.7 V이다)

Y₁ Y₀

전자회로

①0 0
②0 1
③1 0
④1 1

정답 보기

정답 ② · 해설 보기

15.

다음 논리회로의 출력 Y를 옳게 표현한 것은?

전자회로

① $A B + C$
② $A B + C$
③ $A B + C$
④ $A B + C$

정답 보기

정답 없음(전원 정답) · 해설 보기

16.

다음 회로의 NAND latch에서 입력이

S

＝ 1,

R

＝ 0일 때 출력

Q

및

Q

의 값은?

Q

Q

전자회로

①0 0
②1 0
③1 1
④0 1

정답 보기

정답 ④ · 해설 보기

17.

다음 회로에서 출력 전압

v_{o}

의 파형에 대한 설명으로 옳은 것은?

(단, 보기 중 점선은 입력이고, 실선은 출력이다)

전자회로

정답 보기

정답 ② · 해설 보기

18.

다음은 인버터 3개로 구성된 발진회로이다. 하나의 인버터의 지연 시간이 4ns라고 할 때, 발진 회로 주파수에 가장 근사한 값은?

전자회로

①52 MHz
②63 MHz
③83 MHz
④100 MHz

정답 보기

정답 ③ · 해설 보기

19.

다음 회로는 수정 진동자(crystal oscillator)를 이용한 클럭(clock) 발생회로이다. 이 회로의 특징에 대한 설명으로 옳지 않은 것은?

전자회로

①인버터의 동작점이 0과 1이 변하는 중간쯤에 잡히도록 $R_{f}$ 값을 결정하면 높은 증폭도를 얻는다.
②수정 발진자의 Q가 매우 크기 때문에 매우 정확하고 안정된 발진 주파수를 얻을 수 있다.
③ $R_{f}$ 를 조절하면 발진 주파수를 조절할 수 있다.
④수정 발진자의 리액턴스(reactance)가 유도성(inductive)일 때 발진이 일어난다.

정답 보기

정답 ③ · 해설 보기

20.

다음의 구형파 발진회로에서

v_{o}

가

V_{H} = 5V

V_{L} = - 5V

일 때,

v_{c}

가 변화하는 범위는? (단, 연산증폭기는 이상적이라고 가정한다)

전자회로

①－2.5 V ～＋2.5 V
②－5.0 V ～＋5.0 V
③－7.5 V ～＋7.5 V
④－10.0 V ～＋10.0 V

정답 보기

정답 ① · 해설 보기