7급 국가직 전자회로 2024년 기출문제

어떤 시스템의 입력전압과 입력전력이 각각 1,000 [V]와 10,000 [W]이고 출력임피던스와 출력전력은 각각 20 [Ω]과 500 [W]일 때, 이 시스템의 전압이득[dB]은?

그림 (a) 연산증폭기 회로의 전압이득 A_v ＝ $\frac{{\mathrm{V}}_{\mathrm{out}}}{{\mathrm{V}}_{\mathrm{in}}}$에 대한 보드선도(bode plot)가 그림 (b)와 같을 때, 커패시턴스 C[$\mu$F]는? (단, 저항 R₁ ＝ R₂ ＝ R₃ ＝ 1 [kΩ]이고 연산증폭기는 이상적이다)

다음 연산증폭기 회로에서 대역폭[MHz]은? (단, 연산증폭기는 개방루프 이득이 50 [dB]이고, 0 [dB] 이득을 갖는 주파수는 3 [MHz]이며, 그 외의 특성은 이상적이다)

다음 논리회로를 최소 형태로 간소화한 것은?

다음 리미터(limiter) 회로에서 입력전압 V_in이 10 [V_rms]일 때, 출력전압 V_out의 최댓값이 6 [V] 이상인 회로는? (단, 다이오드의 순방향 전압 V_D ＝ 0.7 [V], 제너 다이오드의 제너전압 V_Z ＝ 4.5 [V]이다)

다음 논리회로에서 출력 Y의 논리식은?

다음 회로에서 다이오드는 비선형으로 동작한다. 반송파 주파수 10 [MHz] 부근에서 변조가 발생하기 위한 커패시터 C[pF]는? (단, c(t)는 반송파 신호, s(t)는 변조 신호, m(t)는 피변조 신호를 나타내며, s(t)의 주파수는 c(t)의 주파수보다 매우 낮다)

반도체 소자의 전류 흐름에 대한 설명으로 옳지 않은 것은?

다음 제너 다이오드 정전압 회로에 대한 설명으로 옳은 것은?

다음 증폭기 회로에서 C₂를 포함하는 바이패스 RC 회로의 차단주파수를 결정하는 데 관여하지 않는 소자는? (단, 바이폴라접합트랜지스터 Q의 교류이미터 저항 r_e${}^{\prime }$은 임의의 상수이고, 입력전압 V_in의 주파수는 충분히 낮다)

다음 발진회로에 대한 설명으로 옳지 않은 것은? (단, 연산증폭기는 이상적이며, R₁ ＝ R₂ ＝ R, C₁ ＝ C₂ ＝ C이다)

다음 회로에서 전압이득 $\frac{{\mathrm{V}}_{\mathrm{out}}}{{\mathrm{V}}_{\mathrm{i}n1}}$은? (단, 연산증폭기는 이상적이고, V_in1 ＝ 1.2V_in2, 2R₁ ＝ R₂ ＝ R₆, 2R₃ ＝ R₄, R₅ ＝ 20R₆이다)

다음 회로에서 이미터저항 R_E가 소비하는 전력[mW]은? (단, 각 바이폴라접합트랜지스터의 베이스－이미터 전압은 V_BE ＝ 0.7 [V]이고, 전류이득 $\beta$는 충분히 크다)

그림 (a)에 주어진 카르노 맵을 그림 (b)의 NAND 게이트만으로 구현할 때, 그림 (b)의 입력 (가) ～ (다)에 들어갈 것으로 바르게 연결한 것은?

(가) (나) (다)

다음 회로에 대한 설명으로 옳지 않은 것은? (단, 연산증폭기는 이상적이다)

그림 (a) 바이폴라접합트랜지스터 증폭기의 전압이득 A_v ＝ $\frac{{\mathrm{V}}_{\mathrm{out}}}{{\mathrm{V}}_{\mathrm{in}}}$에 대한 보드선도(bode plot)를 그림 (b)에 나타내고 있다. 이 증폭기에서 입력전압 V_in ＝ 0.01 [V]를 인가하면 출력전압 V_out ＝ 2 [V]가 출력될 때, 인가된 입력신호의 주파수 범위로 옳은 것은?

고주파 대역의 신호대잡음비(SNR)를 개선하기 위해 다음과 같은 프리엠퍼시스(pre-emphasis) 회로를 사용할 때, 저주파 대비 고주파에서 전압이득 $\frac{{\mathrm{V}}_{\mathrm{out}}}{{\mathrm{V}}_{\mathrm{in}}}$은 몇 배 향상되는가? (단, 저주파는 $\omega$ → 0, 고주파는 $\omega$ → $\infty$이다)

다음 하틀리(Hartley) 발진기 회로에서 발진주파수 $\mathrm{f}$ ＝ $\frac{1}{2\pi }$ [MHz]가 되기 위한 L₁[$\mu$H]은? (단, MOSFET M의 전달 컨덕턴스 g_m ＝ 9 [mS], C ＝1 [$\mu$F], R_L ＝ 1 [kΩ]이다)

어떤 증폭기의 전압이득 A_v 주파수 특성은 f_p에서 1개의 극점(pole)과 f_z에서 1개의 영점(zero)을 가진다. 이 증폭기가 f_p < f_t < f_z의 조건을 만족할 때, A_v의 주파수 특성으로 가장 옳은 것은? (단, f_t는 단위이득대역폭이다)

다음 C급 전력증폭기 회로에 대한 설명으로 옳지 않은 것은? (단, R_c는 코일저항과 부하저항 R_L의 병렬합성저항이다)

다음 D급 전력증폭기 회로에 대한 설명으로 옳지 않은 것은? (단, 연산증폭기는 이상적이다)

다음 두 개의 D 플립플롭 회로에서 그림 (a) 회로의 출력 Q와 같은 출력이 그림 (b) 회로의 출력 Q에 나타나기 위해 A에 들어갈 2－입력 논리게이트로 옳은 것은? (단, CLK는 클록 입력이다)

그림 (a) D 플립플롭 회로에서 Q1과 Q2 값은 모두 초기에 ‘0’인 논릿값에서 시작한다. 그림 (b)와 같이 클록 CLK와 입력 D1, D2가 주어질 때, 구간(T3 ～ T4)와 구간(T6 ～ T7)에서 Q1, Q2의 논릿값을 바르게 연결한 것은? (단, 각 논리게이트에서 지연은 없다)

	구간(T3 ～ T4)			구간(T6 ～ T7)
	Q1	Q2		Q1	Q2
①	0	1		1	0
②	1	0		1	1
③	1	1		0	0
④	1	1		0	1

다음 발진기 정귀환 회로의 일부 등가회로에서 $\frac{{\mathrm{V}}_{\mathrm{x}}}{{\mathrm{I}}_{\mathrm{x}}}$는? (단, g_m1 ＝ 2g_m, g_m2 ＝ 3g_m이다)

다음 회로의 전압이득 $\frac{{\mathrm{V}}_{\mathrm{out}}}{{\mathrm{V}}_{\mathrm{i}\mathrm{n}}}$은? (단, M₁과 M₂ MOSFET은 전달컨덕턴스 g_m1 ＝ g_m2 ＝ 8 [mS], 출력저항 r_o1 ＝ r_o2 ＝ 10 [kΩ]이고, M₃과 M₄ MOSFET은 전달컨덕턴스 g_m3 ＝ g_m4 ＝ 4 [mS], 출력저항 r_o3 ＝ r_o4 ＝ 20 [kΩ]이고, R₁ ＝ 18 [kΩ], R₂ ＝ 2 [kΩ]이며, I_O는 정전류로 이상적이다)