9급 국가직 전자공학개론 2023년 기출문제

JK 플립플롭을 사용하여 0에서 7까지 표현하는 리플 계수기(ripple counter)를 설계할 때, 필요한 JK 플립플롭의 최소 개수는?

정논리(positive logic)를 적용할 때, 논리게이트에 대한 트랜지스터 회로의 표현으로 옳지 않은 것은? (단, $A$, $B$는 입력이고 $F$는 출력이다)

다음 진리표에서 출력 $F$의 논리식은?

입력			출력
$A$	$B$	$C$	$F$
0	0	0	0
0	0	1	0
0	1	0	1
0	1	1	0
1	0	0	1
1	0	1	0
1	1	0	1
1	1	1	1

반도체에 대한 설명으로 옳지 않은 것은?

다음 저주파 소신호 FET 증폭기의 전압이득에 가장 가까운 값은? (단, 순방향 전달 컨덕턴스 $g_m$은 1 [mA/V]이고, 드레인－소스 저항 $r_d$는 10 [kΩ]이다)

다음 직렬 전압조정기(series voltage regulator)의 부하 전류 $I_L$이 200 [mA]일 때, $Q_1$에서 소모되는 전력[W]은? (단, $V_i$ ＝ 15 [V], $V_Z$ ＝ 4 [V], $R_1$ ＝ $R_2$ ＝ 15 [kΩ], $R_3$ ＝ 10 [kΩ], $R_2+R_3\gg R_L$, $Q_1$의 전압강하는 무시하며 모든 회로 소자는 이상적이다)

상보형 CMOS 인버터의 직류 전달 특성 곡선이 다음과 같을 때, c점에서 PMOS 트랜지스터와 NMOS 트랜지스터의 동작 모드를 바르게 연결한 것은? (단, $V_{Tn}$과 $V_{Tp}$는 각각 NMOS 트랜지스터와 PMOS 트랜지스터의 문턱전압이다)

PMOS NMOS

다음 회로에서 독립 전류원 0.2 [A]에 의해 공급되는 전력[W]은?

반도체 소자에 대한 설명으로 옳지 않은 것은?

다음 회로에서 전류 $I_x$ [A]는?

다음 반전 증폭기 응용 회로에서 출력전압 $V_o$ [V]는? (단, 연산 증폭기는 이상적이다)

최대 주파수 12 [kHz]의 신호를 16비트로 양자화 및 부호화하여 PCM(pulse code modulation)으로 전송하려고 한다. 신호의 손실 없이 최소화하여 표본화할 경우 초당 전송 비트수[kbps]는?

다음 회로에서 발진 주파수 $f$ [Hz]는? (단, 발진을 위한 이득조건을 만족하고, $L_1$과 $L_2$의 상호 인덕턴스는 무시한다)

유선 LAN(local area network)에서 사용되는 표준 이더넷 프레임에 포함되지 않는 필드는?

다음 연산증폭기 회로에 입력전압 $V_i$를 인가했을 때 출력전압 $V_o$의 주기, $V_{p-p}$, 파형을 바르게 연결한 것은? (단, 모든 회로 소자는 이상적이다)

주기[$\mu s$] $V_{p-p}$ [V] 파형

다음 그림은 열평형 상태의 PN접합을 나타낸 것이다. PN접합에 대한 공간전하밀도($\rho$), 전계($ϵ$), 전위($\varphi$) 및 에너지($E$) 대역도 중 옳지 않은 것은?

다음은 슈미트 트리거(Schmitt Trigger) 회로와 이 회로의 입력($v_i$)에 대한 출력($v_o$)의 전달특성을 나타낸 것이다. 출력전압 $v_o$의 양의 포화전압을 $V_H$ [V], 음의 포화전압을 $V_L$ [V]이라고 할 때, 전달특성 그래프에서 출력이 $V_H$ [V]에서 $V_L$ [V]로 천이되는 임계전압 $V_{TH}$ [V]는? (단, 연산 증폭기는 이상적이다)

다음 연산 증폭기 회로의 전압 이득 $\frac{V_o}{V_i}$는? (단, 모든 회로 소자는 이상적이다)

다음 연산 증폭기 회로에서 출력전압 $V_o$ [V]는? (단, 모든 회로 소자는 이상적이다)

다음 회로에서 제너 다이오드의 역할은? (단, 모든 회로 소자는 이상적이고, 입력전압 $V_S$는 제너 항복전압 $V_Z$보다 크다)