[9급 국가직 전자공학개론 2025년 18번]

다음 4비트 시프트 레지스터 회로에서 입력신호 Clock, Input이 인가되었을 때, 구간($t_4$ ～ $t_5$)에서 출력 $Q_0{Q}_1{Q}_2{Q}_3$는? (단, 출력 $Q_0$, $Q_1$, $Q_2$, $Q_3$는 0으로 초기화되어 있고, 게이트에서 전파지연은 없다고 가정한다)