[9급 국가직 전자공학개론 2016년 17번]

다음 전압증폭회로의 입력전압 $v_{in}$과 출력전압 $v_{out}$ 사이의 소신호 전압이득 $\frac{v_{out}}{v_{in}}$은?

(단, $M1$의 소신호 등가회로는 이다)

1. ①$1+g_m{R}_L$
2. ②$\frac{1}{1+g_m{R}_L}$
3. ③$\frac{1+g_m{R}_L}{g_m{R}_L}$
4. ④$\frac{g_m{R}_L}{1+g_m{R}_L}$

선지를 골라 바로 채점해 보세요.정답 보기

출처: 인사혁신처 공개 기출(공공데이터포털, 이용허락 제한 없음)