[7급 국가직 전자회로 2008년 9번]

다음 그림은 트랜스컨덕턴스 증폭기, 전압 증폭기, 단위 이득 버퍼로 구성된 IC(Integrated Circuit) 연산증폭기의 내부 구조를 보여주고 있다. 둘째 단 전압 증폭기의 전압 이득이 무한대라고 가정할 때 단위 이득 주파수 f_t [Hz]는?

(단, G_m은 트랜스컨덕턴스, A는 전압 이득, C는 주파수 보상용 캐패시터이다. 트랜스컨덕턴스 증폭기와 전압 증폭기 및 단위 이득 버퍼는 이상적이라고 가정한다)