7급 국가직 전자회로 2008년 기출문제

시행 2008-07-26 · 책형 봉 · 20문항 · 출처: 인사혁신처 공개 기출(공공데이터포털, 이용허락 제한 없음)

전체 풀기 (시험 모드)원본 PDF 받기 2008 7급 국가직 전과목

CMOS 인버터(Inverter)를 설계할 때 NMOS와 PMOS의 채널 길이(Channel Length)를 동일하게 할 경우, PMOS의 넓이(Width)를 NMOS의 넓이(Width)보다 약 2배 정도로 크게 하는 이유로 옳은 것은?

전자회로

①NMOS의 누설 전류(Leakage Current)가 작아서
②PMOS의 누설 전류(Leakage Current)가 작아서
③NMOS의 캐리어 이동도(Mobility)가 작아서
④PMOS의 캐리어 이동도(Mobility)가 작아서

정답 보기

정답 ④ · 해설 보기

위상고정루프(Phase-Locked Loop)를 FM 복조기로 사용할 때 복조 출력을 얻을 수 있는 곳은?

전자회로

①위상 비교기(Phase Comparator)의 입력
②위상 비교기(Phase Comparator)의 출력
③전압제어 발진기(Voltage-Controlled Oscillator)의 입력
④전압제어 발진기(Voltage-Controlled Oscillator)의 출력

정답 보기

정답 ③ · 해설 보기

다음 회로에서 Q₁과 Q₂의 전류 이득이 각각 β₁ ＝ 20, β₂ ＝ 50이다. 이 회로를 하나의 트랜지스터로 해석할 때 트랜지스터의 종류와 전류 이득은?

전자회로

①NPN, β ＝ 1050
②PNP, β ＝ 1050
③NPN, β ＝ 1020
④PNP, β ＝ 1020

정답 보기

정답 ④ · 해설 보기

다음 회로의 소신호 전압 이득(V_o / V_i)은?

(단, Q₁과 Q₂의 트랜스컨덕턴스는 각각 g_m₁, g_m₂이다_. Q₁과 Q₂의 출력 저항 r_o₁과 r_o₂는 무시하고, 공통 베이스 전류 이득

α_{1} \approx 1

α_{2} \approx 1

로 가정한다)

전자회로

①－g_m₁ g_m₂ (R_C||R_L)
②－g_m₁ (R_C||R_L)
③g_m₁ g_m₂ (R_C||R_L)
④g_m₁ (R_C||R_L)

정답 보기

정답 ② · 해설 보기

다음 회로에 대한 V_i와 V_o의 관계를 나타낸 그래프는?

(단, 연산증폭기는 이상적이라고 가정한다)

전자회로

정답 보기

정답 ① · 해설 보기

3단 증폭기의 등가모델이 다음과 같을 경우, 입력(V_i)에 0.01 cos(2 × 10⁷t) [mV]의 소신호가 인가될 때, 출력(V_o)에 나타나는 신호로 가장 적절한 것[mV]은?

전자회로

①3.5 cos(2 × 10⁷t － 0.75π)
②5.5 cos(2 × 10⁷t － 0.5π)
③7.5 cos(2 × 10⁷t － 0.75π)
④9.5 cos(2 × 10⁷t － 0.5π)

정답 보기

정답 ① · 해설 보기

다음 그림과 같은 플립플롭 회로에 대한 설명 중 옳지 않은 것은?

전자회로

①반전된 피드백을 가진 쉬프트 레지스터로 존슨 카운터(Johnson Counter)라고 한다.
②마지막 플립플롭(D₁) 출력 $Q_{1}$ 이 첫 플립플롭 입력(D₃)으로 피드백된 3비트 레지스터이다.
③초기 출력상태 Q₃Q₂Q₁ ＝ 000 이면 100 → 110 → 111 → 011 → 001 순서로 출력상태가 변한다.
④레지스터가 Q₃Q₂Q₁ ＝ 010 상태에서 CLK이 입력되면 011 상태가 되고, 반대의 경우도 성립한다.

정답 보기

정답 ④ · 해설 보기

다음 회로에서

V_{i}

에 대한

V_{o}

의 전달 특성으로 옳은 것은?

(단, 연산증폭기와 다이오드는 이상적이라고 가정한다)

전자회로

① $V_{o} = {- V_{i} V_{i}, V_{i} > 0, V_{i} < 0$
② $V_{o} = {0 - V_{i}, V_{i} > 0, V_{i} < 0$
③ $V_{o} = {V_{i} 0, V_{i} > 0, V_{i} < 0$
④ $V_{o} = {- V_{i} 0, V_{i} > 0, V_{i} < 0$

정답 보기

정답 ② · 해설 보기

다음 그림은 트랜스컨덕턴스 증폭기, 전압 증폭기, 단위 이득 버퍼로 구성된 IC(Integrated Circuit) 연산증폭기의 내부 구조를 보여주고 있다. 둘째 단 전압 증폭기의 전압 이득이 무한대라고 가정할 때 단위 이득 주파수 f_t [Hz]는?

(단, G_m은 트랜스컨덕턴스, A는 전압 이득, C는 주파수 보상용 캐패시터이다. 트랜스컨덕턴스 증폭기와 전압 증폭기 및 단위 이득 버퍼는 이상적이라고 가정한다)

전자회로

① $\frac{C}{2 π G _{m}}$
② $\frac{G _{m}}{2 π C}$
③ $\frac{G _{m} C}{2 π}$
④ $\frac{1}{2 π G _{m} C}$

정답 보기

정답 ② · 해설 보기

10.

다음 회로의 출력 Y를 입력 A, B, C의 함수로 나타내면?

전자회로

① $A C + B$
② $A C + B$
③ $B (A + C)$
④ $B (A + C)$

정답 보기

정답 ① · 해설 보기

11.

CMOS를 이용한 논리회로 설계에 대한 다음 설명 중 옳지 않은 것은?

전자회로

①Pull-up network는 출력을 high로 만드는 역할을 하며 PMOS 트랜지스터로 구성된다.
②Pull-down network는 출력을 low로 만드는 역할을 하며 NMOS 트랜지스터로 구성된다.
③정적(Static) 전력소비는 이상적으로 없지만 동적(Dynamic) 전력소비는 공급전압의 제곱에 비례하여 증가한다.
④전파 지연(Propagation Delay)은 저레벨에서 고레벨로의 전파 지연(Low-to-High Propagation Delay)과 고레벨에서 저레벨로의 전파 지연(High-to-Low Propagation Delay) 중 큰 값으로 정한다.

정답 보기

정답 ④ · 해설 보기

12.

다음 회로에서 전류 I 값[mA]은?

(단, 회로에서 사용된 다이오드의 순방향 전압은 0.7 V이다)

전자회로

①0.7
②5.0
③8.6
④9.3

정답 보기

정답 ③ · 해설 보기

13.

고주파대역 3-dB 주파수(Corner Frequency)가 1 GHz인 1단 증폭기 2개를 종속(Cascade)으로 연결하여 2단 증폭기를 구성할 때, 2단 증폭기의 3-dB 주파수로 가장 적절한 것[MHz]은?

전자회로

①250
②500
③640
④1000

정답 보기

정답 ③ · 해설 보기

14.

다음 회로에서 발진 주파수 f₃으로 가장 적절한 것은?

전자회로

① $A (\frac{B}{C} f_{1} + f_{2})$
② $\frac{f _{1}}{C}$
③ $\frac{f _{1}}{C} + \frac{f _{2}}{B}$
④ $\frac{1}{A} (\frac{f _{1}}{C} - \frac{f _{2}}{B})$

정답 보기

정답 ① · 해설 보기

15.

다음 회로에서

V_{O}

＝ -5 V라면, R의 값[kΩ]은?

(단, 연산증폭기는 이상적이라고 가정한다)

전자회로

①10
②15
③20
④25

정답 보기

정답 ① · 해설 보기

16.

다음 클록(Clock) 변조회로의 기능으로 옳은 것은?

(단, 인버터의 지연시간과 NOR의 지연시간을 고려한다)

전자회로

①CK_i를 2분주하여 CK_o와 CK_ob의 차동클록으로 나누는 회로
②듀티(Duty)가 50 %인 차동클록 CK_o와 CK_ob를 만드는 회로
③CK_o와 CK_ob의 하이(High) 구간을 겹치지 않게 하는 회로
④CK_o와 CK_ob의 로우(Low) 구간을 겹치지 않게 하는 회로

정답 보기

정답 ③ · 해설 보기

17.

다음 연산증폭기를 이용한 사인파 발진기 회로에 대한 설명으로 옳은 것은?

(단, 연산증폭기는 이상적이라고 가정한다)

전자회로

①리미터 회로를 포함하는 윈 브리지 발진기이다.
②발진을 지속하기 위해서는 R₂/R₁ ＝ 2로 선택되어야 한다.
③특정한 한 주파수에서 발진하기 위해서 루프 이득의 크기는 0 이어야 한다.
④이 회로의 발진 주파수는 ω_o ＝ 1/(2RC)이다.

정답 보기

정답 ② · 해설 보기

18.

전송 게이트(Transmission Gate)는 그림과 같이 C ＝ 1일 때 X의 값이 Y로 전송되는 논리회로이다.

위의 전송 게이트를 이용한 다음 논리회로가 수행하는 논리 연산은?

전자회로

①OR
②NOR
③XOR
④XNOR

정답 보기

정답 ③ · 해설 보기

19.

다음 증폭 회로에 대한 설명 중 옳지 않은 것은?

전자회로

①적정값의 C₂를 사용하여 위상 여유를 개선할 수 있다.
②C₂의 연결에 의하여 루프 이득에 영점(Zero)이 하나 추가된다.
③C₂를 증가시키면 고주파 신호의 출력 전압 이득이 증가한다.
④R₂를 증가시키면 루프 이득은 감소한다.

정답 보기

정답 ③ · 해설 보기

20.

다음 회로의 CMRR(동상신호 제거율)로 가장 적절한 것은?

(단, 트랜지스터 Q₁과 Q₂에서

β

＝ 100, V_BE ＝ 0.6 V, 열전압 V_T ＝ 25 mV이고, 트랜지스터의 출력 저항 r_o는 무시한다)

전자회로

①15
②22
③34
④44

정답 보기

정답 ④ · 해설 보기