[7급 국가직 전자회로 2019년 17번]

다음 그림 (a)의 회로는 $I_D\propto (V_{GS}-V_{th}{)}^{}$ 특성을 보이는 짧은 채널 N형 MOSFET를 포함한 공통 소스 증폭기이다. 다음 그림 (b)는 이 N형 MOSFET의 전류－전압 특성 곡선을 보인다. 이 공통 소스 증폭기가 Q₁점에서 바이어스될 때, 이 증폭기의 전압이득 $\left|\frac{V_{out}}{V_{\text{in}}}\right|$은? (단, 각 Q₁, Q₂, Q₃, Q₄ 바이어스 점에서의 드레인 전류는 각각 I_D(Q₁) ＝ 2.0 [mA], I_D(Q₂) ＝ 2.2 [mA], I_D(Q₃) ＝ 7.4 [mA], I_D(Q₄) ＝ 7.8 [mA]이다)