7급 국가직 전자회로 2019년 기출문제

최고 주파수가 15 [kHz]인 음성신호를 나이퀴스트 표본화 주파수로 표본화한 후, 256레벨로 양자화하고, 양자화 레벨을 중첩 없이 최소 비트 수로 이진 부호화하여 펄스부호변조(PCM) 신호를 생성할 때, 이 신호의 전송속도[kbps]는?

다음 블록도는 신호 S(t)를 입력받아 협대역 FM 신호를 출력하는 시스템이다. 블록 Ⓐ의 회로도로 옳은 것은?

다음 논리식과 동일한 논리식은?

$Y=(\overline{A+B+C})+A(\overline{B+C})+(\overline{A+B})C+A\overline{B}C$

다음 디지털 논리회로에서 입력이 A, B이고 출력이 F일 경우, 입출력 사이의 논리식이 다른 것은?

다음 증폭회로에서 $V_{out1}=-V_{out2}$을 만족하기 위해서 옳은 것은? (단, MOSFET M은 포화 영역에서 동작하고 $g_m$은 MOSFET M의 전달컨덕턴스이며, 채널길이변조(channel length modulation)와 몸체효과(body effect)는 무시한다)

3단의 공통 소스(common-source) 증폭기로 이루어진 다음의 링 발진기(ring oscillator) 회로에서 발진이 일어나기 위한 발진 각주파수 w_o [rad/s]와 R_D의 최솟값[$\Omega$]은? (단, M₁, M₂, M₃는 동일한 MOSFET이고, $g_m$은 MOSFET M₁, M₂, M₃의 전달컨덕턴스이며, 채널길이변조(channel length modulation)와 몸체효과(body effect)는 무시한다)

w_o R_D

다음 회로에서 BJT의 전류이득(β )이 99일 때, 출력전압 V_OUT [V]과 제너전류 I_Z [mA]는? (단, BJT의 V_BE ＝ 0.7 [V]이고 제너 다이오드의 제너전압 V_Z ＝ 4.7 [V]이다)

V_OUT I_Z

다음 회로에서 정현파인 입력파형(V_in)이 가해진 경우, 정상상태에서 출력파형(V_out)은? (단, 각 다이오드 양단의 순방향 전압은 1 [V], $R_1=1[\mathrm{k}\Omega ]$, $R_2=3[\mathrm{k}\Omega ]$이다)

다음 회로에서 전압이득 $\left(\frac{V_{out}}{V_{\text{in}}}\right)$과 입력저항 $R_{\text{in}}[\mathrm{k}\Omega ]$은? (단, 연산증폭기는 이상적이다)

다음 그림 (a)의 밴드갭 레퍼런스 회로에서 BJT Q₁의 전류－전압 곡선은 그림 (b)에 굵은 실선으로 그려져 있으며, 이 Q₁은 점 Q에 바이어스 되어 있다. 회로의 온도가 변화하면 Q₁의 일정한 지수 기울기를 갖는 전류－전압 곡선의 구간이 이동한다. 회로의 온도가 상승할 때, Q₁의 일정한 지수 기울기를 갖는 구간에서의 전류－전압 곡선으로 옳은 것은?

다음 그림 (a)의 회로에서 Q 값은 초기에 ‘0’인 논리 값에서 시작한다. 그림 (b)와 같이 클럭 CLK와 두 개의 입력 R 및 S가 주어질 때, 구간 T3 － T4와 구간 T6 － T7에서 Q의 논리 값은? (단, 각 논리 게이트에서 지연은 없다)

T3 － T4 구간 T6 － T7 구간

N형 MOSFET에 대한 설명으로 옳은 것은?

다음 3단 T 플립플롭으로 이루어진 논리 회로에서 입력 클럭 CLK의 주파수가 800 [MHz]일 때, 출력 신호 Q₃의 주파수[MHz]는?

다음 회로에서 입력전압 V_in ＝ 10sin(2π × 10⁵t) [V]이고 2πR₁C₁ ＝ 10^－4 [s]일 때, 출력전압 V_out의 첨두간(peak-to-peak) 전압 값[V]으로 가장 가까운 것은? (단, 연산증폭기는 이상적이며, 각 다이오드의 순방향 전압은 0.7 [V]이다)

다음 증폭기 회로의 전달함수 $\left(\frac{V_{out}(s)}{V_{\text{in}}(s)}\right)$은? (단, $g_m$은 MOSFET M의 전달컨덕턴스이며, 채널길이변조(channel length modulation)와 몸체효과(body effect)는 무시한다)

다음 회로에서 MOSFET이 포화영역에서 동작하기 위한 R_D의 최댓값[$\mathrm{k}\Omega$]은? (단, MOSFET 문턱전압 V_th ＝ 0.8 [V], 공정전달컨덕턴스 파라미터 $k_n={\mu }_n{C}_{ox}$ ＝ 200 [μA/V²], 채널폭과 채널길이 비 W/L ＝ 10이며, 채널길이변조(channel length modulation)와 몸체효과(body effect)는 무시하고 연산증폭기는 이상적이다)

다음 그림 (a)의 회로는 $I_D\propto (V_{GS}-V_{th}{)}^{}$ 특성을 보이는 짧은 채널 N형 MOSFET를 포함한 공통 소스 증폭기이다. 다음 그림 (b)는 이 N형 MOSFET의 전류－전압 특성 곡선을 보인다. 이 공통 소스 증폭기가 Q₁점에서 바이어스될 때, 이 증폭기의 전압이득 $\left|\frac{V_{out}}{V_{\text{in}}}\right|$은? (단, 각 Q₁, Q₂, Q₃, Q₄ 바이어스 점에서의 드레인 전류는 각각 I_D(Q₁) ＝ 2.0 [mA], I_D(Q₂) ＝ 2.2 [mA], I_D(Q₃) ＝ 7.4 [mA], I_D(Q₄) ＝ 7.8 [mA]이다)

다음 전류미러(current-mirror) 회로에서 MOSFET M₁, M₂, M₃, M₄의 채널폭은 각각 W₁, W₂, W₃, W₄로 주어질 때, I₄ ＝ 2I₁ 조건을 만족하지 않는 것은? (단, M₁, M₂, M₃, M₄는 채널폭을 제외하고 동일한 MOSFET이며, 모든 MOSFET은 포화영역에서 동작하고 채널길이변조(channel length modulation)는 무시한다)

다음 회로에 대한 설명으로 옳지 않은 것은? (단, M₁과 M₂는 동일한 MOSFET이고, $g_m$은 MOSFET M₁과 M₂의 전달컨덕턴스이며, 채널길이변조(channel length modulation)와 몸체효과(body effect)는 무시한다)

다음 회로에서 전달 임피던스 $\left(\frac{V_{out}(s)}{I_{\text{in}}(s)}\right)$의 양호도(quality factor) Q는? (단, 연산증폭기는 이상적이다)