7급 국가직 전자회로 2016년 기출문제

일반적인 트랜지스터의 설명으로 옳은 것은?

다음 브릿지 정류회로에서 출력 리플(ripple)전압, $V_r$을 표현한 식으로 옳은 것은? (단, 모든 다이오드의 순방향 전압강하는 $V_D$이다)

다음 중간탭(center-tap) 전파 정류회로에 대한 설명으로 옳은 것만을 모두 고른 것은? (단, 입력전압$(V_i)$의 주파수는 $60[\mathrm{Hz}]$이고 피크 값은 $100[V]$이다. 또한 다이오드가 순방향 바이어스될 때 장벽전위는 $0.7[V]$이다)

ㄱ. 정상적인 동작 상태에서 출력전압($V_o$)의 주파수는 $60[\mathrm{Hz}]$이다.

ㄴ. 부하에 걸리는 출력전압의 피크 값은 $49.3[V]$이다.

ㄷ. 입력신호가 음(－)의 반주기 동안 $D_1$에 역방향 피크전압(PIV)은 $49.3[V]$가 걸린다.

ㄹ. 다이오드 한 개가 개방(open) 고장이면 출력전압은 $60[\mathrm{Hz}]$의 정류된 전압파형(맥동파)이 나타난다.

다음 회로에서 전압 증폭비 $\left(\frac{V_o}{V_i}\right)$ 값은? (단, 연산 증폭기는 이상적이라고 가정한다)

다음 트랜지스터는 활성(active)영역에서 동작하도록 바이어스 되어 있다. 입력임피던스 $Z_{in}$으로 옳은 것은? (단, 바이어스 회로들은 생략되어 있다. Early effect는 고려하지 않고, 트랜지스터의 활성 영역에서의 파라미터, 전달컨덕턴스($g_m$), 소신호 입력저항($r_{\pi }$), 소신호 이미터저항($r_e$), 공통이미터 전류이득($\beta$)을 이용하여 나타내도록 한다)

일반적인 CMOS 공정을 사용하여 구현한 회로에서 발생할 수 있는 latch-up 현상에 대한 설명으로 옳은 것은?

다음 MOSFET 바이어스 회로에서 트랜지스터 $M_1$은 포화(saturation) 영역에서 동작한다. 문턱전압 $V_{TH}=1[V]$, 소자 공정 파라미터 $k_n\left(\frac{W}{L}\right)=1[mA/V^2]$일 때, $V_{GS}$ 전압$[V]$은? (단, $k_n$은 공정 전달컨덕턴스 파라미터(process transconductance parameter)이고, $k_n={\mu }_n{C}_{ox}$이며, channel length modulation 및 body effect는 무시한다)

다음은 무슨 논리 회로인가? (단, 정논리로 해석한다)

다음 회로가 공통소스(common-source) 증폭기로 동작하기 위해서 트랜지스터 $M_1$이 포화(saturation) 영역에 있다. 소신호 전압 이득이 $-10$이 되기 위한 저항 $R_D[k\Omega ]$와 입력 전압 $V_i$의 소신호 성분의 진폭 $A$가 가질 수 있는 최댓값은? (단, 입력 전압은 $V_i=(1+A\cos \omega t)[V]$, 트랜지스터 $M{}_1$의 문턱 전압은 $0.5[V]$, $V_{DD}=3[V]$, $M_1$의 전달컨덕턴스(transconductance)는 $10[mA/V]$, 포화(saturation) 영역에 있을 때 $M_1$에 흐르는 전류는 $1[mA]$이다)

$R_D$ $A$의 최댓값

다음 DC－DC 컨버터 회로에서 $V_i=15[V]$, $V_o=5[V]$, $f_s=$ 33$[k\mathrm{Hz}]$, $L=$ 600 $[\mu H]$일 때, $Q_1$의 on/off 시비율(duty cycle) D [%]와 인덕터 전류의 리플값 $\Delta i[A]$ 값은? (단, $f_s$는 트랜지스터 제어회로의 스위칭 주파수이다)

$D$ $\Delta i$

DSB－LC 진폭변조(AM)에서 반송파 $V_c=20\sin (2\pi 10^{7}t)[V]$, 신호파 $V_s=15\sin (2\pi 10^{5}t)[V]$인 경우 변조지수($m$) [%], 상측파 주파수($f_U)[\mathrm{MHz}]$ 및 하측파 주파수($f_L)[\mathrm{MHz}]$는?

$m$ $f_U$ $f_L$

슈미트 트리거(Schmitt Trigger)의 동작에 대한 설명으로 옳지 않은 것은?

캐스코드(cascode) 증폭기의 전압이득으로 옳은 것은?

n－채널 MOSFET이 포화영역(saturation region)에서 동작할 때 $I-V$ 특성은 $I_D=\frac{1}{2}{k}_n^{}\frac{W}{L}{\left(V_{GS}-V_{TH}\right)}^2$으로 나타낼 수 있다. 이 때 MOSFET의 전달컨덕턴스(transconductance) $g_m$으로 옳은 것은? (단, $k_n$은 공정 전달컨덕턴스 파라미터이고, $k_n={\mu }_n{C}_{ox}$이다)

CMOS를 이용한 다음 그림과 같은 회로에서 입력단자$(V_A)=1010$, 입력단자$(V_B)=0011$의 각 입력값이 동시에 순차적으로 인가될 때, 출력전압의 상태값으로 옳은 것은? (단, 상태값 $0=0[V]$, 상태값 $1=V_{DD}$ 이다)

다음 회로의 논리함수로 옳은 것은?

다음 회로에서 트랜지스터가 포화 영역에 바이어스 되어 있다고 가정할 때, 4개의 커패시터 중 고주파 영역에서 전압 이득 $\left(\frac{V_o}{V_i}\right)$을 증가시키는 것은?

다음 회로에서 연산증폭기 이득이 100,000이고, $R_1=1.8[k\Omega ]$, $R_2=200[\Omega ]$일 때 증폭기 이득은?

다음 공통소스(common-source) 증폭회로의 고주파 영역 해석에서 입력 및 출력 등가 커패시턴스 $C_{in}[\mathrm{pF}]$과 $C_{out}[\mathrm{pF}]$의 값은? (단, $g_m=1000[\mu S]$, $C_{gd}=4[\mathrm{pF}]$, $C_{gs}=5[\mathrm{pF}]$, $C_{ds}=0[\mathrm{pF}]$이다)

$C_{in}$ $C_{out}$

$V_{DD}=5[V]$이고 MOSFET $Q_1$의 $k_n{\left(\frac{W}{L}\right)}_1=0.8[mA/V^2]$이며 문턱전압 $V_{TH}=1[V]$이고 MOSFET $Q_1$의 게이트 폭 $W_1$과 MOSFET $Q_2$의 게이트 폭 $W_2$의 비가 $\frac{W_2}{W_1}=10$일 때, $I{}_o=1[mA]$이 되도록 하는 저항 $R[k\Omega ]$은? (단, $k_n$은 공정 전달컨덕턴스 파라미터이고, $k_n={\mu }_n{C}_{ox}$이다)